

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10011583 A**(43) Date of publication of application: **16 . 01 . 98**

(51) Int. Cl

G06T 7/00
H04N 5/14
(21) Application number: **08186720**(22) Date of filing: **27 . 06 . 96**(71) Applicant: **SONY CORP**(72) Inventor: **KONDO TETSUJIRO**
NAKAYA HIDEO


(54) **CLASS CLASSIFICATION ADAPTATION
PROCESSOR AND LEARNING DEVICE/METHOD
FOR CLASS CLASSIFICATION ADAPTATION
PROCESSING**

COPYRIGHT: (C)1998,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To learn a coefficient for improving the resolution of an input picture signal, an SN ratio and a luminance value and reducing compression distortion and to generate optimum data through the use of the coefficient.

SOLUTION: In a processing circuit 3, the processing $f(x)$ of LPF, compression expansion, a gain and offset is executed for the input picture signal. A class code (index) is generated from the picture signal to which the processing $f(x)$ is executed and the generated class code is supplied to a learning circuit 7. Then, the picture signal to which the processing $f(x)$ is executed, a teaching signal, the picture signal to which the processing $f(x)$ is executed and the input picture signal, the input picture signal and the teacher signal are supplied to the learning circuit 7 by changing over switches 4 and 6. The learning circuit 7 executes learning by a least square method for obtaining the coefficient of a linear combination expression from the signals.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-11583

(43) 公開日 平成10年(1998) 1月16日

(51) Int.Cl.⁶

G 0 6 T 7/00

H 0 4 N 5/14

識別記号

庁内整理番号

F I

G 0 6 F 15/70

H 0 4 N 5/14

技術表示箇所

4 6 5 A

Z

審査請求 未請求 請求項の数11 F D (全 10 頁)

(21) 出願番号

特願平8-186720

(22) 出願日

平成8年(1996) 6月27日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 近藤 哲二郎

東京都品川区北品川6丁目7番35号 ソニー株式会社内

(72) 発明者 中屋 秀雄

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74) 代理人 弁理士 杉浦 正知

(54) 【発明の名称】 クラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法

(57) 【要約】

【課題】 入力画像信号の解像度、SN比、圧縮歪みおよび輝度値などをさらに改善するために、係数を学習し、その係数を用いて最適なデータを生成する。

【解決手段】 処理回路3では、入力画像信号に対してLPF、圧縮伸長、ゲイン、オフセット等の処理 f (x)が施される。処理 f (x)が施された画像信号からクラスコード(インデックス)を生成し、生成されたクラスコードは、学習回路7へ供給される。スイッチ4および6が切り換えられることによって、処理 f (x)が施された画像信号と教師信号、処理 f (x)が施された画像信号と入力画像信号、入力画像信号と教師信号が学習回路7へ供給される。学習回路7では、これらの信号から線形1次結合式の係数を獲得するために、最小自乗法により学習がなされる。



Best Available Copy

【特許請求の範囲】

【請求項1】 予測値あるいは補正値を生成するためのクラス分類適応処理において、
入力情報信号からクラス情報を生成するクラス生成手段と、

予めクラス毎に最小自乗法による学習処理で求められた係数が記憶された記憶媒体と、
上記クラス情報に応答して上記係数が上記記憶媒体から読み出され、線形1次結合式の演算によって、予測値を生成する演算手段とを有し、

上記係数は、

入力情報信号に対して処理を施し、

上記処理が施された入力情報信号からクラスを生成し、
上記処理が施された入力情報信号と、教師信号との誤差の自乗和を最小とするように、学習によって獲得されたことを特徴とするクラス分類適応処理装置。

【請求項2】 請求項1に記載のクラス分類適応処理装置において、

上記入力情報信号は、上記教師信号から生成することを特徴とするクラス分類適応処理装置。

【請求項3】 予測値あるいは補正値を生成するために、入力情報信号の複数のサンプルと演算される係数を予め学習によりクラス毎に求めるようにしたクラス分類適応処理用の学習装置において、

入力情報信号に対して処理を施す処理手段と、

上記処理が施された入力情報信号からクラス情報を生成するクラス生成手段と、

上記処理が施された入力情報信号と、教師信号との誤差の自乗和が最小となるように、係数を学習する学習手段とからなることを特徴とするクラス分類適応処理用の学習装置。

【請求項4】 請求項3に記載のクラス分類適応処理用の学習装置において、

上記入力情報信号は、上記教師信号から発生することを特徴とするクラス分類適応処理用の学習装置。

【請求項5】 請求項3に記載のクラス分類適応処理用の学習装置において、

上記教師信号と上記入力情報信号とを切り換える第1の選択手段と、上記入力情報信号と上記処理が施された入力情報信号とを切り換える第2の選択手段とを有し、
上記第1の選択手段の出力と上記第2の選択手段の出力とを上記学習手段に供給するようにしたことを特徴とするクラス分類適応処理用の学習装置。

【請求項6】 請求項3に記載のクラス分類適応処理用の学習装置において、

上記処理は、

入力情報信号に対して低域通過フィルタリング処理であり、解像度を上げるための係数を学習するようにしたことを特徴とするクラス分類適応処理用の学習装置。

【請求項7】 請求項3に記載のクラス分類適応処理用

の学習装置において、

上記処理は、

入力情報信号に対して乱数発生によるタランダムノイズを付加するものであり、SN比を改善するための係数を学習するようにしたことを特徴とするクラス分類適応処理用の学習装置。

【請求項8】 請求項3に記載のクラス分類適応処理用の学習装置において、

上記処理は、

入力情報信号に対して圧縮伸長処理による歪みを付加するものであり、圧縮による歪みを改善するための係数を学習するようにしたことを特徴とするクラス分類適応処理用の学習装置。

【請求項9】 請求項3に記載のクラス分類適応処理用の学習装置において、

上記処理は、

入力情報信号に対してゲインおよび／またはオフセット処理であり、輝度分布を改善するための係数を学習することを特徴とするクラス分類適応処理用の学習装置。

【請求項10】 予測値あるいは補正値を生成するために、入力情報信号の複数のサンプルと演算される係数を予め学習によりクラス毎に求めるようにしたクラス分類適応処理用の学習方法において、

入力情報信号に対して処理を施すステップと、

上記処理が施された入力情報信号からクラス情報を生成するステップと、

上記処理が施された入力情報信号と、教師信号との誤差の自乗和が最小となるように、係数を学習するステップとからなることを特徴とするクラス分類適応処理用の学習方法。

【請求項11】 請求項10に記載のクラス分類適応処理用の学習方法において、

上記入力情報信号は、上記教師信号から発生することを特徴とするクラス分類適応処理用の学習方法。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】 この発明は、クラス分類適応処理を用いて、画像信号および／または音声信号の、例えば解像度、SN比、圧縮歪みおよび輝度値のさらなる改善を行うことができるクラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法に関する。

【0002】

【従来の技術】 従来、クラス分類適応処理を応用したもののとして、SD (Standard Definition) からHD (High Definition) への画像情報変換装置、時空間モデル符号化、MUSEの画質改善、コンポジット信号のY/C分離等さまざまなアプリケーションのアイデアが提案されている。すなわち、ある大きさの時空間の画素をブロック化し、これを何らかの手法、例えばADRC (Adaptive Dynamic Range Coding) によりクラス分類し、

このクラス毎に線形1次結合でモデル化、つまり予測式を立て、クラス毎に記憶された係数と画素との演算により最適なデータを求めることができる。このとき、クラス毎に記憶された係数は、予め最小自乗法等を用いて学習することにより、得られたものである。

【0003】

【発明が解決しようとする課題】このように、クラス分類適応処理を用いて解像度補償等の処理を行う場合、ある程度の効果が得られる。この発明は、上述のクラス分類適応処理の改良に関するものである。すなわち、この発明の目的は、クラス分類適応処理に使用される係数を獲得するために、学習時に何らかの処理を施し、その係数を使用することによって、さらなる解像度、SN比、圧縮歪みおよび輝度値の改善を可能とするクラス分類適応処理装置、クラス分類適応処理用の学習装置および学習方法を提供することにある。

【0004】

【課題を解決するための手段】請求項1に記載の発明は、予測値あるいは補正値を生成するためのクラス分類適応処理において、入力情報信号からクラス情報を生成するクラス生成手段と、予めクラス毎に最小自乗法による学習処理で求められた係数が記憶された記憶媒体と、クラス情報に応答して係数が記憶媒体から読み出され、線形1次結合式の演算によって、予測値を生成する演算手段とを有し、係数は、入力情報信号に対して処理を施し、処理が施された入力情報信号からクラスを生成し、処理が施された入力情報信号と、教師信号との誤差の自乗和を最小とするように、学習によって獲得されたことを特徴とするクラス分類適応処理装置である。

【0005】また、請求項3に記載の発明は、予測値あるいは補正値を生成するために、入力情報信号の複数のサンプルと演算される係数を予め学習によりクラス毎に求めるようにしたクラス分類適応処理用の学習装置において、入力情報信号に対して処理を施す処理手段と、処理が施された入力情報信号からクラス情報を生成するクラス生成手段と、処理が施された入力情報信号と、教師信号との誤差の自乗和が最小となるように、係数を学習する学習手段とからなることを特徴とするクラス分類適応処理用の学習装置である。

【0006】さらに、請求項10に記載の発明は、予測値あるいは補正値を生成するために、入力情報信号の複数のサンプルと演算される係数を予め学習によりクラス毎に求めるようにしたクラス分類適応処理用の学習方法において、入力情報信号に対して処理を施すステップと、処理が施された入力情報信号からクラス情報を生成するステップと、処理が施された入力情報信号と、教師信号との誤差の自乗和が最小となるように、係数を学習するステップとからなることを特徴とするクラス分類適応処理用の学習方法である。

【0007】この発明では、入力画像信号に対してLP

F（ローパスフィルタ）処理、圧縮伸長、ゲインおよび/またはオフセット等の処理 $f(x)$ が施される。処理 $f(x)$ 、例えばLPFの場合、LPFが施された入力画像信号は、例えばサンプリングレートが $1/2$ に落とされ、教師信号との最小自乗法により係数が求められる。求められた係数を使用したクラス分類適応処理では、入力信号の解像度が4倍に改善された信号へ変換され、出力される。

【0008】

【発明の実施の形態】以下、この発明について図面を参照して説明する。図1に、この発明のクラス分類適応処理用の学習装置の一般的な構成のブロック図を示す。1で示す入力端子から供給される入力信号が処理回路3、スイッチ4の入力端子Bおよびスイッチ6の入力端子Dに供給される。入力端子2から供給される教師信号は、スイッチ4の入力端子Aに供給される。このとき、図中点線で接続されるように、入力信号と教師信号とが同じ信号であっても良く、または、教師信号をダウンサンプリングする等の処理をしたものでも良い。

【0009】処理回路3では、入力信号に対して施す処理 $f(x)$ として、後述するように、例えばLPF処理、圧縮伸長、ゲインおよび/またはオフセット等がある。また、圧縮伸長の一例は、MPEG2のエンコーダおよびデコーダである。処理 $f(x)$ が施された補正対象用の信号は、クラス生成回路5およびスイッチ6の入力端子Cへ供給される。クラス生成回路5では、処理 $f(x)$ が施された信号からクラス情報（以下、インデックスと称する）を生成し、このインデックスは、学習回路7へ供給される。

【0010】上述の構成において、スイッチ4が入力端子Aを選択し、スイッチ6が入力端子Cを選択している場合、学習回路7では、入力端子2からの教師信号と、処理 $f(x)$ が施された入力信号とから最小自乗法による学習が行われ、線形一次結合式の係数が獲得される。教師信号と処理 $f(x)$ が施された入力信号との誤差の自乗の最小値を求めることによって、係数が獲得される。また、スイッチ4が入力端子Aを選択し、スイッチ6が入力端子Dを選択している場合、学習回路7では、入力端子2からの教師信号と、入力端子1からの入力信号とから学習が行われ、スイッチ4が入力端子Bを選択し、スイッチ6が入力端子Cを選択している場合、教師信号として入力端子1からの入力信号と、処理 $f(x)$ が施された入力信号とから学習が行われる。

【0011】学習回路7によって、獲得された係数は、出力端子8から出力され、図示しないがメモリ等の記憶媒体に記憶される。この図1は、入力信号に対して何らかの処理 $f(x)$ を行った信号からクラス生成を行い、且つその入力信号と教師信号とから最小自乗法による学習を行うための一般的な構成を示したものである。上述したように、このブロック図では、スイッチ4の入力端

子Aおよびスイッチ6の入力端子Dがそれぞれ選択されているとき、従来と同様に教師信号と入力信号を使用して学習するための経路も確保される。

【0012】このように、得られた係数を用いたクラス分類適応処理の一般的な構成を図2に示す。入力端子11から供給される入力信号がクラス生成回路12および遅延(DL)回路14へ供給される。クラス生成回路12では、供給された入力信号のクラスが生成され、生成されたクラスは、学習により得られた係数が格納されている係数メモリ13へ供給される。係数メモリ13では、クラス生成回路12からのクラスにตอบสนองして係数が読み出され、読み出された係数は、予測演算回路15へ供給される。予測演算回路15では、遅延回路14によって、所定時間遅延された入力信号と係数との演算により、最適なデータが獲得される。

【0013】上述した、この発明の一般的な構成において、処理回路3がLPF処理を行うものであり、それによって、解像度を上げるようにした第1の実施例を図3を用いて説明する。まず、同一の被写体に対して、2種類の解像度の異なる撮像系で撮像された映像信号を使用する。このとき、解像度の低いほうの撮像系で得られた入力信号は、例えば13.5MHzのサンプリング周波数のA/D変換器によって、アナログ信号からデジタル信号へ変換され、この映像信号をLSと表す。解像度の高いほうの撮像系で得られた教師信号は、例えば27.0MHzのサンプリング周波数のA/D変換器によって、アナログ信号からデジタル信号へ変換され、この映像信号をHSと表す。

【0014】このように、入力信号(映像信号LS)と教師信号(映像信号HS)とを用いて、例えば上述の図1では、スイッチ4の入力端子Aとスイッチ6の入力端子Dが接続された状態で学習することによって、低いサンプリングレートの信号から2倍の高いサンプリングレートの信号を生成するための係数が算出される。

【0015】また、図1中のスイッチ4の入力端子Aとスイッチ6の入力端子Cが接続された状態で学習することによって、低いサンプリングレートの信号から4倍の高いサンプリングレートの信号を生成するための係数が算出される。これは、学習によって生成される係数が入力信号に対して、処理 $f(x)$ として、例えばLPF処理が行われ、供給された入力信号の画素数は、落とさず、入力信号の帯域のみが落とされ、さらにサンプリングレートを図3Aに示すように、例えば1/2に落とした信号(LPFLS)と教師信号とを使用しているためである。

【0016】より具体的には、入力信号LS(13.5MHz)に対してLPFが施された信号LPFLS

(6.75MHz)と教師信号HS(27.0MHz)との学習によって、得られた係数を使用して、図3Bに示すように、低いサンプリングレートの入力信号LS(1

3.5MHz)から4倍の高いサンプリングレートの信号(54.0MHz)を生成することができる。

【0017】従来の学習方法では、入力された信号から、その信号の2倍の解像度を得ることしかできなかったが、この実施例を適用する学習方法により獲得された係数を使用して解像度を上げる処理を行うとき、通常のサンプリングレートの入力信号に対して、4倍の解像度の信号を作りだすことが可能となる。

【0018】次に、第2の実施例として、SN比の改善を行う場合の学習を説明する。一般に、カメラで撮影された映像信号は、伝送系や記録再生系を通ると何らかの雑音が付加され、SN比が劣化する。通常は、カメラ出力を教師信号とし、伝送系や記録再生系を通ってきた信号を入力信号として、SN比を改善するための係数を学習する。この係数を使用してSN改善を行う場合、入力信号に予期できない大きさの雑音加わった場合には、大幅な改善を望むことはできない。

【0019】そこで、この第2の実施例では、カメラ出力である入力信号に、処理 $f(x)$ として、大きさや発生頻度等の特性をコントロールできる乱数を、例えば計算機で発生させ、これを加えることで人工的な雑音で汚れた信号を作り、教師信号と学習することでSN比の改善のための係数を算出する。こうすることで、想定した雑音特性に対する係数の学習を容易に制御することが可能となり、改善効果を上げることができる。なお、従来の伝送系や記録再生系を通ってきた信号とあわせて学習することでSN比の改善効果が大幅に向上することが期待される。

【0020】さらに次に、第3の実施例として、圧縮歪みの改善を行う場合の学習を説明する。インターネット等を通じた画像の伝送の場合、通常、画像は、圧縮されて伝送されるため、コンピュータのモニタに再現される画像は、独特な歪みをもったものが多い。また、TV放送においても、非圧縮の画像信号ばかりでなく、MPEG等で圧縮された画像も扱われるようになってきており、圧縮による画像歪みが問題となっている。

【0021】この圧縮による画像の歪みは、一般には圧縮方式によって異なる。そこで、この第3の実施例では、入力画像信号に対して、処理 $f(x)$ として、想定される種々の圧縮方式の圧縮伸長処理を行ったものと、教師信号である非圧縮の画像信号とを用いて、圧縮歪みの改善のための係数を学習することで、どのような未知の入力信号に対しても、獲得した係数を用いたクラス分類適応処理を行うことで、圧縮の歪みの改善を行うことが可能となる。

【0022】また次に、第4の実施例として、輝度補正を行う場合の学習を説明する。図1に示したクラス分類適応処理用の学習装置を輝度補正用に、より具体化したブロック図を図4に示す。21で示す入力端子から供給される画像信号の内、輝度信号YがA/D変換器22に

よって、アナログ信号からデジタル信号へ変換される。このA/D変換器22では、例えば13.5MHzのクロックでサンプリングが行われた場合、画像のサイズは、1フレームあたり、横720画素×縦480ライン程度となる。デジタル信号に変換された輝度信号は、A/D変換器22から学習回路23およびゲイン/オフセット回路24へ供給される。

【0023】ゲイン/オフセット回路24では、供給された輝度信号のゲインおよび/またはオフセットを変化させる処理が処理f(x)として、実行される。ゲインは、照明の明るさ(コントラスト)に関連し、オフセットは、照明の平均的な明るさに関連したものである。このとき、ゲインは、常に1とならなくても良く、0.

9、1、2等の値でも良い。ゲインおよび/またはオフ

$$\text{平均値} = \Sigma (\text{輝度値} \times \text{度数}) / \text{全度数}$$

$$\text{標準偏差} = \sqrt{(\Sigma (\text{輝度値} - \text{平均値})^2 \times \text{度数}) / \text{全度数}} \quad (2)$$

ただし、 $\sqrt{(\quad)}$ は、 (\quad) 内の演算結果を平方根とする。

【0026】量子化回路26では、算出された平均値および標準偏差がそれぞれaビットおよびbビットで量子化されて、トータルnビット($n=a+b$)のコードが発生される。このnビットのコードが量子化回路26から縮退ROM32へ供給される。さらに、nビットのコードは、いわゆる輝度分布をパターン化したもので、これを見ることで輝度分布が暗い方か、明るい方に偏っているかどうか、また、輝度分布が平坦か急峻かを判定することができる。

【0027】一方、遅延回路27では、nビットのコードが生成されるまでの時間(1フィールドまたは1フレーム+ α)だけ、遅延が行われ、その出力は、ブロック化回路28および30さらに遅延回路33へ供給される。ブロック化回路28では、注目画素の周辺の空間内の複数の画素が選択され、ブロック化される。そのブロック化された画素は、ADRC回路29へ供給される。ADRC回路29では、後述するようにブロック化された画素から最大値および最小値が選択され、各画素が再量子化されmビットのコードが発生され、縮退ROM32へ供給される。このコードは、いわゆる空間の輝度の変化の様子をパターン化したものである。mビットのコードによるクラス分類は、輝度補正そのものより、S/N比の改善、解像度の改善等に効果をもたらす。

【0028】ブロック化回路30において、補正しようとする注目画素の周辺の空間内の複数の画素が選択され、ブロック化される。このブロック化回路30において実行されるブロック化と、上述したブロック化回路28において実行されるブロック化とは、異なっても良い。すなわち、ブロック化回路28において選択される画素と、ブロック化回路30において選択される画素とは異なっても何ら問題はない。ブロック化された画素は、ブロック化回路30から平均化回路31へ供給され

セットの処理がなされた輝度信号は、平均値/標準偏差回路25および遅延回路27へ供給される。

【0024】平均値/標準偏差回路25では、後述するように供給された輝度値の例えば1フィールドまたは1フレーム当りの平均値および標準偏差が求められる。平均値/標準偏差回路25において、輝度値毎の度数分布を求めるためのテーブルを持ち、1フィールド期間または1フレーム期間に乗算した度数分布から、図5に示すように輝度の平均値が算出されると共に、標準偏差も算出される。算出された平均値および標準偏差は、平均値/標準偏差回路25から量子化(Q)回路26へ供給される。輝度の平均値を算出する計算式を式(1)に示し、標準偏差を算出する計算式を式(2)に示す。

【0025】

(1)

$\times \text{度数} / \text{全度数}$ (2)

る。平均化回路31では、注目画素付近の輝度の平均値が算出され、算出された平均値は、シフトされ、p(<8)ビットに量子化され、縮退ROM32へ供給される。

【0029】このように、ブロック化された各画素の輝度の平均値が算出され、すなわち輝度レベルをクラス分類の1つとすることで、レベル方向での補正の仕方に変化を持たせることができる。例えば、明るい部分や暗い部分のみを補正したり、 γ 特性を考慮した補正を行うことが可能となる。また、輝度レベルの平均化による作用は、輝度補正が過敏に利くのを防止する役割も果たす。

【0030】以上の説明で、3種類のクラス分類コードが生成されたが、これを単純に組み合わせると分類数が膨大になり、後述する係数ROMの容量が膨大になる。そこで、量子化回路26からのnビット、ADRC回路29からのmビットおよび平均化回路31からのpビットは、縮退ROM32において、供給された各ビット数を縮退させる。具体的には、縮退ROM32では、クラスを縮退させるために、 $(n+m+p)$ ビットからqビットに減少させたクラスコード(インデックス)が発生される。このように、縮退ROM32から最終的にqビットのクラスコードが発生し、そのqビットのクラスコードは、学習回路23へ供給される。

【0031】なお、縮退の方法について、ここでは詳細を述べないが、 $(n+m+p)$ ビットで学習した全クラスに対応する係数組から、ベクトル量子化的手法として、係数間ノルムの小さいものをまとめて縮退させる方法等を使用するものとする。すなわち、2つの係数組の間で、対応する係数の距離(係数間ノルム)を求め、これに基づいて、係数の組をまとめる。

【0032】遅延合わせが行われる遅延回路33の出力がブロック化回路34へ供給され、そのブロック化回路34では、注目画素の周辺の複数の画素がブロック化される。ブロック化された各画素値は、学習回路23へ供

給される。

【0033】そして、上述したように、A/D変換器22からの教師用の画像信号が学習回路23に供給される。学習回路23では、 n タップの線形一時結合モデルを形成し、その各係数を学習回路23で算出する。算出された各係数は、出力端子35から取り出され、係数ROMへ格納される。また、学習回路23は、後述する最小自乗法にてクラス毎に係数を学習するものである。学習により得られた係数は、出力端子35を介して出力され、メモリ等の記憶媒体にクラス毎に格納される。

【0034】ここで、平均値/標準偏差回路25の一例を図6に示し説明する。入力端子41から輝度値が供給される。供給された輝度値は、輝度度数分布テーブル42へ供給され、輝度度数分布テーブル42において、例えば1フィールドまたは1フレーム内の輝度レベルの度数分布のテーブルが生成される。生成されたテーブルに基づいて、平均値算出回路43では、平均値が式(1)により算出され、算出された平均値は、標準偏差算出回路44へ供給されると共に、出力端子45から取り出される。標準偏差算出回路44では、度数分布のテーブルと平均値から標準偏差が式(2)により算出され、算出された標準偏差は、出力端子46から取り出される。取り出された標準偏差が小さいときは、度数分布の幅は狭く、標準偏差が大きいときは、度数分布の幅は広くなる。

【0035】ここで、ADRC回路29の構成の一例を図7に示し説明する。入力端子51からブロック化され

$$X = \begin{bmatrix} x_{11} & x_{12} & \dots & x_{1N} \\ x_{21} & x_{22} & \dots & x_{2N} \\ \vdots & \vdots & \ddots & \vdots \\ x_{M1} & x_{M2} & \dots & x_{MN} \end{bmatrix}, \quad W = \begin{bmatrix} w_1 \\ w_2 \\ \vdots \\ w_N \end{bmatrix}, \quad Y = \begin{bmatrix} \delta y_1 \\ \delta y_2 \\ \vdots \\ \delta y_N \end{bmatrix} \quad (4)$$

【0039】最小自乗法による解放：(残差方程式)

$$XW = Y + E, \quad E = \begin{bmatrix} e_1 \\ e_2 \\ \vdots \\ e_N \end{bmatrix} \quad (5)$$

【0040】式(5)から、各 w_i の最確値を見いだすには、

【数3】

$$\sum_{i=1}^N e_i^2$$

$$e_1 \frac{\partial e_1}{\partial w_i} + e_2 \frac{\partial e_2}{\partial w_i} + \dots + e_N \frac{\partial e_N}{\partial w_i} = 0 \quad (i = 1, 2, \dots, N) \quad (6)$$

なる、 N 個の条件を入れてこれを満足する w_1 、 w_2 、

たデータが供給される。供給されたデータは、最大値検出回路52、最小値検出回路53および遅延回路54へ供給される。最大値検出回路52において、ブロック内の画素値の最大となる値が検出され、最小値検出回路53において、ブロック内の画素値の最小となる値が検出される。減算器55では、最大値から最小値が減算され、そのブロックのダイナミックレンジDRが算出される。算出されたダイナミックレンジDRは、適応再量子化回路57へ供給される。

【0036】遅延回路54では、最大値検出回路52および最小値検出回路53がそれぞれ検出にかかる時間遅延が行われ、1画素ずつ出力される。減算器56では、ブロック化された各画素から最小値が減算され、その減算値は、適応再量子化回路57へ供給される。適応再量子化回路57では、ダイナミックレンジDRに応じた所定の量子化ステップ幅を用いて、減算値の量子化を画素毎に行う。並列化回路58では、量子化された画素がブロック単位で並列化され、出力端子59からコード化データとして出力される。

【0037】学習の方法として、多数の補正対象用の入力信号の画素の値と教師用の画像信号の画素の値との関係を求める最小自乗法を採用する。まず、上述した値の間に線形1次結合の関係があると仮定し、以下に線形1次結合モデルを示す。

【0038】線形1次結合モデル：(観測方程式)
 $XW = Y$ (3)

【数1】

【数2】

を最小にする条件、すなわち

【0041】

【数4】

・・・、 w_N を見いだせばよい。式(5)より、

【0042】

$$\frac{\partial e_i}{\partial w_1} = x_{i1}, \quad \frac{\partial e_i}{\partial w_2} = x_{i2}, \quad \dots, \quad \frac{\partial e_i}{\partial w_N} = x_{iN} \quad (i = 1, 2, \dots, N) \quad (7)$$

【数5】

となり、式(6)条件を $i = 1, 2, \dots, N$ について立てればそれぞれ、

【0043】

【数6】

$$\sum_{i=1}^N e_i x_{i1} = 0, \quad \sum_{i=1}^N e_i x_{i2} = 0, \quad \dots, \quad \sum_{i=1}^N e_i x_{iN} = 0 \quad (8)$$

が得られる。ここで、式(5)および式(8)から次式の正規方程式が得られる。

【0044】

【数7】

$$\left\{ \begin{aligned} & \left(\sum_{j=1}^N x_{j1} x_{j1} \right) w_1 + \left(\sum_{j=1}^N x_{j1} x_{j2} \right) w_2 + \dots + \left(\sum_{j=1}^N x_{j1} x_{jN} \right) w_N = \left(\sum_{j=1}^N x_{j1} \delta y_j \right) \\ & \left(\sum_{j=1}^N x_{j2} x_{j1} \right) w_1 + \left(\sum_{j=1}^N x_{j2} x_{j2} \right) w_2 + \dots + \left(\sum_{j=1}^N x_{j2} x_{jN} \right) w_N = \left(\sum_{j=1}^N x_{j2} \delta y_j \right) \\ & \vdots \\ & \left(\sum_{j=1}^N x_{jN} x_{j1} \right) w_1 + \left(\sum_{j=1}^N x_{jN} x_{j2} \right) w_2 + \dots + \left(\sum_{j=1}^N x_{jN} x_{jN} \right) w_N = \left(\sum_{j=1}^N x_{jN} \delta y_j \right) \end{aligned} \right. \quad (9)$$

これは、ちょうど未知数の数 N 個だけある連立方程式であるから、これより最確値たる各 w_i を求めることができる。

【0045】正確には、式(9)で w_i にかかる

【数8】

$$\left(\sum_{j=1}^N x_{jk} x_{jl} \right)$$

のマトリクスが正則であれば解くことができる。(ただし、 $k = 1, 2, \dots, N$ 、 $l = 1, 2, \dots, N$) 実際には、Gauss-Jordanの消去法(掃き出し法)を用いて連立方程式を解くことになる。

【0046】次に、最小自乗法の演算を行うハードウェアのブロック図を図8に示す。図4の学習のブロック図において、補正対象の画素を中心とするブロックの画素値 $x_1 \sim x_N$ と、その画素に対応する教師用の画素値 δy が入力されると共に、クラスコード(インデックス)が入力される。最小自乗法の回路は、大きく分けて正規方程式生成回路61とCPU62からなり、その正規方程式生成回路61は、乗算器アレイ63、加算メモリ64およびデコード部65からなる。CPU62は、係数を求めるため、例えば掃き出し法の演算を行うCPUからなる。乗算器アレイ63には、注目画素位置に対して1組のメモリ(またはレジスタ)が存在し、加算メモリ64には、クラスの数だけ組のメモリ(またはレジスタ)が存在する。また、デコード部65では、供給され

るクラスコード(インデックス)がデコードされる。

【0047】ここで、乗算器アレイ63について、図9を用いて説明する。補正対象の画素を中心としてブロックの画素値と対応する教師用の画素値 δy は、正規方程式生成回路61の乗算器アレイ63において、図中に示すように各要素どうしの乗算が行われ、その結果が加算メモリ64へ供給される。

【0048】そして、加算メモリ64は、図10に示すように加算器アレイ71およびメモリ(またはレジスタ)アレイ72₁ ~ 72_N から構成される。加算器アレイ71には、乗算器アレイ63からの結果とメモリ(またはレジスタ)アレイ72₁ ~ 72_N からの出力が供給される。その加算結果は、加算器アレイ71からメモリ(またはレジスタ)アレイ72₁ ~ 72_N に出力される。このとき、どのメモリ(またはレジスタ)アレイ72₁ ~ 72_N が選択されるかは、デコード部65に供給されたクラスコード(インデックス)がデコードされることで一意に決定される。つまり、インデックスによって決定されるクラス毎にメモリ(またはレジスタ)アレイ72が選択される。この選択されたメモリ(またはレジスタ)アレイ72には、積和演算の結果が更新され、記憶される。

【0049】なお、各々のアレイの位置は、正規方程式(9)の w_i にかかる

【数9】

$$\left(\sum_{j=1}^N x_{jn} x_{jn} \right)$$

の位置に対応する。正規方程式(9)を見てわかるように右上の項を反転すれば左下と同じものになるため、各アレイは三角形の形状をしている。

【0050】以上のようにして、ある一定期間の間にクラス毎に積和演算が行われて画素位置毎のさらにクラス毎の正規方程式が生成される。クラス毎の正規方程式の各項の結果は、それぞれのクラスに対応するメモリ(またはレジスタ)アレイに記憶されており、次にそれらのクラス毎の正規方程式の各項が掃き出し法の計算回路に供給される。この計算はCPU62によって行われる。計算された係数の組は、係数ROMで構成される係数テーブルに書き込まれて使用される。

【0051】次に、上述した学習により獲得された係数を用いて、画像信号の解像度の向上も可能な輝度補正回路を図11を用いて説明する。なお、この一例を説明するにあたり、上述の第4の実施例と同一の部分には同一符号を付し、その説明は、省略する。

【0052】入力端子81から供給された輝度信号Yは、A/D変換器82へ供給され、A/D変換器82では、例えば13.5MHzでサンプリングされ、ディジタル化された信号は、平均値/標準偏差回路25および遅延回路27へ出力される。縮退ROM32では、量子化回路26からのnビットのコードと、ADRC回路29からのmビットのコードと、平均化回路31からのpビットのコードに対して縮退させ、qビットのクラスコード(インデックス)が係数ROM83へ供給される。係数ROM83₁～83_Nでは、供給されたクラスコードでアドレッシングされ、係数w₁～w_Nが読み出される。読み出された係数w₁～w_Nは、それぞれ乗算器84₁～84_Nへ供給される。

【0053】ブロック化回路34では、注目画素の周辺の複数の画素がブロック化される。ブロック化された各画素値は、乗算器84₁～84_Nへ供給される。乗算器84₁～84_Nでは、係数ROM83₁～83_Nからの係数w₁～w_Nと、ブロック化された各画素値が乗算され、その乗算値は、加算器85へ供給される。加算器85では、乗算器84₁～84_Nからの乗算値が加算される。すなわち、乗算器84₁～84_Nおよび加算器85において、積和演算することで、輝度補正值の予測が行われる。その予測値は、D/A変換器86において、D/A変換され、補正後の輝度値Y'として出力端子87から取り出される。

【0054】係数ROM83₁～83_Nから読み出される係数w₁～w_Nは、上述した学習時にサンプリングレートが6.75MHzの信号LPF-LSと27.0FMHzの映像信号とによって、得られた係数である。予測値を生成するときに、この係数を使用することによって、

13.5MHzのサンプリングレートの輝度信号Yは、4倍の高い54.0MHzのサンプリングレートの輝度信号Y'を生成することができる。

【0055】この実施例では、すべてハードウェアで実現する方法を記載したが、ディジタル化されたデータを計算機に取り込むことでソフトウェアで計算しても良い。

【0056】また、この実施例では、解像度、S/N比、圧縮歪みおよび輝度値の改善のための係数を求める学習を行うときに、入力信号に対して施す処理f(x)を別々に行っているが、これらの処理の2つ以上を組み合わせても良い。例えば、ゲインおよび/またはオフセットの後、LPF処理を入力信号に対して施すことで、得られた係数は、解像度および輝度値のさらなる改善に使用できるものとなる。

【0057】

【発明の効果】この発明に依れば、入力信号に対してLPF、圧縮伸長、ゲインおよび/またはオフセット等の処理を施すことによって生成される信号と、教師信号とを用いて学習を行い、それによって係数を獲得する。この係数を用いたクラス分類適応処理により、さらなる解像度、SN比、圧縮歪みおよび輝度値の改善を可能とすることができる。

【図面の簡単な説明】

【図1】この発明のクラス分類適応処理の学習装置の一般的な構成例を示すブロック図である。

【図2】この発明のクラス分類適応処理の一実施例の一般的な構成例を示すブロック図である。

【図3】この発明の解像度の説明に用いる一例の略線図である。

【図4】この発明が適用できる輝度補正装置に対応する学習回路の実施例である。

【図5】この発明が適用できる実施例の説明に用いる度数分布表である。

【図6】この発明が適用された輝度補正装置に用いられている平均値/標準偏差回路の一例である。

【図7】この発明が適用された輝度補正装置に用いられているADRC回路の一例である。

【図8】この発明に係る学習回路に適用される最小自乗法の一例を説明するためのブロック図である。

【図9】この発明に係る乗算器アレイの説明に用いる一例の略線図である。


【図10】この発明に係る加算メモリの説明に用いる一例の略線図である。

【図11】この発明が適用できる輝度補正装置の実施例を示すブロック図である。


【符号の説明】

3・・・処理回路、4、6・・・スイッチ、5・・・クラス生成回路、7・・・学習回路


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ **BLACK BORDERS**
- ☐ **IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- ☒ **FADED TEXT OR DRAWING**
- ☐ **BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- ☐ **SKEWED/SLANTED IMAGES**
- ☐ **COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- ☐ **GRAY SCALE DOCUMENTS**
- ☐ **LINES OR MARKS ON ORIGINAL DOCUMENT**
- ☐ **REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- ☐ **OTHER:** _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.